Abordado ferramenta de análise de cobertura de código de verilog livre e aberto
Baixe Agora

Abordado Classificação e resumo

Abordado Tag

ler gerar analisar Leia o arquivo Verilog. Análise de arquivo Verilog. Gere CDD.

Abordado Descrição

ferramenta gratuita e análise de cobertura de código Verilog open source Coberto lê os arquivos de projeto de Verilog e um VCD ou LXT formatado dumpfile de uma corrida de diagnóstico e gera um arquivo de banco de dados chamado um arquivo Cobertura Descrição Banco de Dados (CDD), usando o comando pontuação. comando pontuação de coberta pode, alternativamente, ser usado para gerar um arquivo de CDD e um módulo Verilog para usar coberto como um módulo de VPI em um testbench que pode obter informações sobre a cobertura em paralelo com simulação. O arquivo CDD resultante pode ser mesclado com outros arquivos CDD do mesmo design para criar cobertura accummulated, usando o comando merge. Uma vez que um arquivo CDD é criado, o usuário pode usar coberto para gerar vários relatórios de cobertura legíveis no formato ASCII ou usar GUI do coberto para olhar de forma interativa em resultados de cobertura, usando o comando relatório. Além disso, como parte está coberta marcar comando, possibilidades de condição de corrida são encontradas nos arquivos de projeto e pode ser sinalizado como erros, ignoredor sinalizado como avisos. Especificando as condições de corrida como erros, Coberto também pode ser usado como uma condição de corrida checker.Covered atualmente suporta Verilog-1995, o Verilog-2001 (com exceção de blocos de configuração atualmente), e algumas construções SystemVerilog. Métricas que são gerados incluem o seguinte: · cobertura de linha · cobertura Alternar · cobertura Memória · cobertura lógica de combinações · estado FSM e cobertura de transição de estado · Assertion (funcional) de cobertura que há de novo neste lançamento: · Adicionar suporte para $ chamadas aleatórias e US $ sistema urandom a cobertura inline. · Inclui todas as correções feitas para o 0.7.5 versão estável. · Adicionar suporte para $ value $ plusargs chamadas de sistema para cobertura inline. · Fixação problema com gerado IF. · Adicionado documentação do usuário para opções de fluxo de cobertura e de pontuação sequenciais. · Questão Fixação com código gerado interrompendo declarações atribuir separados por vírgulas. · Simplificação do código executado e melhoria de desempenho com a forma como as declarações foram tratadas internamente. · Removido chamadas desnecessárias para funções de simulação quando se utiliza a cobertura de código embutido (isso acrescentou uma penalidade de desempenho). · Melhor desempenho do gerador de código embutido para o dimensionamento sinais gerados. · Questões de indexação de memória fixos relacionados com a cobertura de memória. · Adicionado suporte para a função estática e operadores ternários estáticos para cobertura de código embutido. · Adicionado código para funções Diferenciar utilizadas estaticamente e não para fazer a coisa certa para a acumulação de cobertura de código embutido. · Roteiro vcd_diff Adicionado que verifica a saída dumpfile de arquivos não inlined e sequenciais de design para verificar se o gerador de código inline não muda o resultado. Esta verificação é agora uma parte de todas as corridas de regressão inlined. · Fez várias melhorias de desempenho para o leitor de arquivos VCD. O leitor é agora 10-20% mais rápido. · Adicionado suporte para Verilator regressões corre e portado um par de diagnóstico para o formato Verilator. · Adição de verificação para certificar-se de que um arquivo CDD sem set modo inline que lê um arquivo VCD contendo dados de cobertura inlined emite um erro para o usuário e sai graciosamente. · Opção pontuação -inline-pente profundidade adicionado para permitir ao usuário especificar uma profundidade de cobertura de combinações mais rasa a ser gerado - melhorar a simulação inline e desempenho cobertura. · Para Verilator corridas, pragmas inseridos em torno de sinais de expressão lógica de combinações intermediárias para excluí-los de ser emitidos para VCD. Isso melhora a simulação e cobertura de desempenho para Verilator runs (outros simuladores que têm um VPI que remove automaticamente esses sinais de retornos de chamada mudança de geração). · Performing código de substituição de alguns código real com valores de expressão intermediário pré-calculada para mais melhorias de desempenho simulação. · Adicionado opção "e" para -inline-métricas que permite cobertura de eventos a ser ligado / desligado independentemente da outra cobertura lógica de combinações. Isso permite que outras melhorias de desempenho de simulação e de cobertura (especialmente para Verilator corridas). · Otimização Adicionado que a geração de código causas a ser ignorado para arquivos de declaração quando a cobertura afirmação não é necessária. · Regressões completas agora corre limpa com todas as alterações de código.

Abordado Software Relacionado