| SP_PREPROC. sp_preproc é um pré-processador SystemPerl. |
Baixe Agora |
SP_PREPROC. Classificação e resumo
- Licença:
- Perl Artistic License
- Nome do editor:
- Wilson Snyder
- Site do editor:
- http://search.cpan.org/~wsnyder/Verilog-Perl-3.035/Parser/Parser.pm
SP_PREPROC. Tag
SP_PREPROC. Descrição
SP_PREPROC é um pré-processador SystemPerl. SP_PREPROC é um pré-processador SystemPerLer.Synopsis SP_PREPROC SP_PREPROC leva um arquivo .sp (systemperl) e cria o cabeçalho SystemC e os arquivos C.it é geralmente executado apenas a partir do padrão Scripts. Erier somente somente informação de hierarquia, ignore todas as informações do sinal. Útil para geração mais rápida de arquivos SP_LIB .-- InlineDit o código-fonte existente "Inline". Semelhante aos automóveis do modo verilog. Use --inline --Noauto para remover os automáticos expandidos .-- libfileFileName para escrever uma lista de SP_Cells em, para uso posterior como um --libcell para outra execução SP_PREPROC .-- libcellfiles listados antes --libcell será pré-processado ou inlined como apropriado. Os arquivos após o NOEXPAND só serão usados para resolver referências, eles não serão vinculados, laterais ou verificados. --nolibcell pode ser usado para reativar a verificação de arquivos subseqüentes .-- NCScCreate Arquivos de saída compatíveis com Cadence NC-Systemc .-- Verificações de erro de estilo de fiail nolintdisable, como necessário para executar doxygen na saída SystemPerl .-- pré-processual Código, escrevendo para separar o cabeçalho e os arquivos CPP .-- trace-duplicatesInclui código para rastrear sinais de submódulo conectados diretamente a um sinal pai, geralmente para depuração de interconexão. Sem essa mudança, esses sinais serão presumidos para ter o valor do sinal do módulo pai, acelerando e comprimindo traços .-- Árvore filenamewrite um relatório mostrando a árvore de hierarquia de design para o nome do arquivo especificado. Este formato pode ser alterado, ele não deve ser analisado por ferramentas .-- Noaurotoswith --inline, remova qualquer automática expandida. - Verbosaws Quais arquivos estão sendo escritos ou são os mesmos .-- Write-verilog filenamewrite as interconexões do Systemc em Verilog formato para o nome do arquivo especificado. Nota Isto não inclui lógica, contém apenas portas de módulo e células. - Mmake a listagem de dependência (semelhante ao CPP -M) .- dvar = valseets Um definido para o valor fornecido (semelhante ao CPP -D) .- f parâmetros de fileparse. do arquivo dado. Requisitos: · Perl.
SP_PREPROC. Software Relacionado